
Timer Circuit (ZAMANLAYICI DEVRESi)
STDTimer Circuit (ZAMANLAYICI DEVRESi)
970
0
0
0
Mode:Full
License
:Public Domain
Creation time:2019-12-01 14:29:40Update time:2021-01-14 23:22:34
Description
Devreye enerji verilince pot ile ayarlanan zaman sonunda röle bir süre enerjilenir ve kesilir sonra işlem tekrar başa döner. R1 ve C1 rölenin çalışma süresini, POT ve C2 ise bekleme süresini belirler.
Design Drawing
schematic diagram
BOM
ID | Name | Designator | Footprint | Quantity |
---|---|---|---|---|
1 | 1N4007 | D1 | DO-41_BD2.4-L4.7-P8.70-D0.9-RD | 1 |
2 | 10u | C1 | CAP-D3.0XF1.5 | 1 |
3 | 220u | C2 | CAP-D3.0XF1.5 | 1 |
4 | 100u | C3 | CAP-D3.0XF1.5 | 1 |
5 | Header | H1 | HDR-TH_3P-P2.54-V | 1 |

Add to Album
0
0
Share
Report
Project Members
Followers0|Likes0
Related projects

Comment